

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

## 第二章

# MOS场效应晶体管

# MOS管的原理与一阶模型


## MOS晶体管原理和阈值电压

 速度饱和

 沟道长度调制效应

 手工分析模型


# 理想开关




# MOS场效应管原理

## NMOS:

平板电容结构



当 $V_G = 0$ , n-p-n结构, 源漏之间截止




当 $V_G > V_T$ , 出现沟道, 源漏之间导通

衬底与源、漏区之间的pn结应该始终保持反偏!

# 积累

$$V_{GS} < 0$$

衬底积累正电荷，栅极积累负电荷.



# 功函数差


$$V_{GS}=0$$

$$Q_{ms}=C_{ox}\Phi_{ms}$$

$C_{ox}$ ——栅氧化层电容

金属与半导体之间存在着功函数差 ( $\Phi_{ms}$ )，通常金属的功函数小于半导体，有更多的电子，栅源短接时，电子会一部分流入半导体直至建立起内部电势达到平衡。


(功函数：把一个电子从费米能级移入到真空中所需的能量。)



横向n-p-n结构，漏和源之间截止

# 耗尽

$V_{GS}$  增大




半导体衬底中开始感应出负电荷——p衬底中的表面空穴耗尽（空穴向远端排斥）。  
栅下方出现耗尽区（电荷量为 $Q_B$ ）

# 耗尽

$V_{GS}$ 继续增大

沟道区域的空穴被完全耗尽后，再增加电压，就会增加自由电子。




衬底耗尽区加宽， $|Q_B|$ 增加

# 强反型

沟道表面发生反型（电子浓度高于空穴浓度）。


强反型:反型区载流子（电子）浓度等于衬底掺杂浓度。



# 阈值电压

$$V_{GS} = V_T$$


强反型时的反型层电荷量  $Q_F = 2\Phi_F C_{OX}$



$Q_{ms} = \Phi_{ms} C_{OX}$   $Q_B$  是耗尽区电荷量

阈值电压 ( $V_T$ ): 反型区载流子 (电子) 浓度等于衬底掺杂浓度 (强反型) 时的  $V_{GS}$ 。

反型层使得S和D连通, 称为**沟道**。



$\Phi_F$ : 费米电势


$\Phi_{ms}$ : 栅-半导体间的功函数差

$C_{ox}$  是单位面积的栅氧化层电容

# 沟道

一旦反型之后，再增加 $V_{GS}$ ，就从源区补充电子，耗尽区宽度不再变化。此时耗尽区电荷的大小与衬底掺杂浓度和衬底偏置有关。


反型层使得S和D连通，称为**沟道**。当D-S之间存在电势差就可以形成电流。



# 强反型条件

❖ 强反型条件（以NMOS管为例）：

- 克服栅极(多晶硅)-半导体间的**功函数差**（-）：材料参数
- 产生浓度与衬底空穴浓度相同的电子载流子  $(2\phi_F)$  (**p衬底为一**)：工艺参数 LX9
- 补偿沟道区中暴露的固定电荷  $Q_B$  (**NMOS为一**)



$$V_T C_{ox} + \underbrace{(-\phi_{ms})}_{\text{功函数差}} C_{ox} = \underbrace{-Q_B}_{\text{耗尽区电荷}} - \underbrace{2\phi_F}_{\text{费米电势}} C_{ox}$$

## 幻灯片 12

---

**LX9**

不同教材中对于费米电势的定义不一致，正负号可能存在差异！

Li XY, 2022/9/17

# 阈值电压公式

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}}$$

考虑其它电荷后的阈值电压公式：

$$V_T = \phi_{ms} - 2\phi_F - \frac{Q_B}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} - \frac{Q_I}{C_{ox}}$$

氧化层中的表面电荷  $Q_{ss}(+)$   
注入电荷  $Q_I$  (调节  $V_T$ )

$\phi_{ms}, \phi_F, \frac{Q_{ss}}{C_{ox}}, \frac{Q_I}{C_{ox}}$  为工艺参数

$Q_B$ 与衬底掺杂浓度（工艺参数）和衬底-沟道间的偏置电压有关。

# 体效应

体效应（衬偏调制效应）：

LX2  
LI X.Y.1

- $V_{SB} \uparrow \Rightarrow |Q_B| \uparrow \Rightarrow V_T \uparrow$

$$Q_B = \sqrt{2q\epsilon_{Si} N_A |-2\phi_F + V_{SB}|}$$

$$V_T = V_{T0} + \gamma(\sqrt{|V_{SB} + (-2\phi_F)|} - \sqrt{|2\phi_F|}), \gamma = \frac{1}{C_{ox}} \sqrt{2q\epsilon_{Si} N_A}$$

（衬偏效应系数, 体系数,  
body factor）

$$V_{T0} = \phi_{ms} - 2\phi_F - \frac{Q_{B0}}{C_{ox}} - \frac{Q_{SS}}{C_{ox}} - \frac{Q_I}{C_{ox}}$$

## 幻灯片 14

---


**LX2**      **Vsb**增加，沟道-衬底间PN结中的势垒上升，强反型条件下的耗尽区变宽。  
Li XY, 2016/9/18

**LI X.Y.1**      PMOS的体系数为负值（因为QB项在计算阈值电压时要取反）  
Li Xiangyu, 2018/9/24

# 体效应

随着衬底和源极（沟道）之间的电势差的增大，耗尽层电荷增多，发生强反型需要的  $V_{GS}$  升高。

$V_{th}$



# NMOS管漏源电流方程

$$\begin{cases} I_D = -v_n(x)Q_n(x)W \\ Q_n(x) = -C_{ox}[V_{GS} - V(x) - V_T] \text{ 单位面积的沟道电荷} \\ v_n(x) = \mu_n E(x) = \mu_n \frac{dV(x)}{dx} \end{cases}$$


$$I_D dx = -v_n(x)Q_n(x)W dx = \mu_n C_{ox} W (V_{GS} - V_T - V) dV$$

$$\int_0^L I_D dx = \mu_n C_{ox} W \int_{V_S}^{V_D} (V_{GS} - V_T - V) dV$$

$$I_D \int_0^L dx = \mu_n C_{ox} W \left[ \int_{V_S}^{V_D} (V_{GS} - V_T) dV - \int_{V_S}^{V_D} V dV \right]$$

$$I_D L = \mu_n C_{ox} W \left[ (V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$



当漏断沟道夹断 ( $V_{GS} > V_T$ ,  $V_{GD} < V_T$  或  $V_{DS} > V_{GS} - V_T$ ) 时, 积分上限变为  $V_{DS}$ , 因为夹断部分的感应电荷为0, 沟道电压固定为  $V_{GS} - V_T$ , 漏源电流不再随  $V_{DS}$  增大增大, 出现饱和, 变为

$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2$$

# 长沟器件电流方程


❖ 截止区( $V_{GS} < V_T$ )  $I_D = 0$

❖ 电阻（线性）区( $V_{GS} \geq V_T$ ,  
 $V_{GD} \geq V_T$  或  $V_{DS} < V_{GS} - V_T$ )

$$I_D = k'_n \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

❖ 饱和区 ( $V_{GS} > V_T$ ,  $V_{GD} < V_T$  或  
 $V_{DS} > V_{GS} - V_T$ )

$$I_D = \frac{k'_n W}{2L} (V_{GS} - V_T)^2$$




$$k'_n = \mu_n C_{ox} = \frac{\mu_n \epsilon_{ox}}{t_{ox}}$$

$$k_n = k'_n \frac{W}{L}$$

(增强型NMOS)

# I-V特性（一阶模型）


增强型NMOS的  $I_D$ - $V_{DS}$  曲线



因为有效反型层进入饱和而出现电流饱和。

二次关系

# PMOS管的 $I$ - $V$ 特性曲线



# MOS管的原理与一阶模型

🔥 MOS晶体管原理和阈值电压


🔥 速度饱和

🔥 沟道长度调制效应

🔥 手工分析模型

# 速度饱和

- $\xi = V_{DS}/L$ ,  $L$ 减小, 较低的电压就可以达到临界电场 $\xi_c$
- 电子与空穴的饱和速度大致相同, 空穴的临界电场要稍高



# 修正电阻区电流公式

载流子漂移速度

$$v = \begin{cases} \frac{\mu_n \xi}{1 + \xi / \xi_c} & \xi \leq \xi_c \\ v_{sat} & \xi \geq \xi_c \end{cases}$$

$$\xi_c = 2v_{sat} / \mu_n \quad (\text{连续性要求})$$

电阻区 ( $\xi \leq \xi_c$ )

$$I_D = W \times Q_n(x) \times v(x)$$

$$= W \times C_{OX} (V_{GS} - V_T - V(x)) \left( \frac{\mu_n \xi(x)}{1 + \frac{\xi(x)}{\xi_c}} \right)$$

$$\xi(x) = \frac{dV(x)}{dx}$$

# 电阻区修正电流方程

$$I_D = \frac{\mu_n C_{OX}}{1 + (V_{DS} / \xi_c L)} \left( \frac{W}{L} \right) \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$
$$= k_n \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \kappa(V_{DS})$$

$$\kappa(V) = \frac{1}{1 + (V / \xi_c L)} < 1$$

$$V / L \ll \xi_c, \kappa(V) \approx 1$$

速度饱和使得器件的电流变小。

# 速度饱和电流公式

$v = v_{sat}, V_{DS} = V_{DSat}$  由连续性要求:

$$I_{DSAT} = v_{sat} C_{ox} W (V_{GT} - V_{DSat}) = k_n \left[ V_{GT} V_{DSat} - \frac{V_{DSat}^2}{2} \right] \kappa(V_{DSat})$$


其中,  $V_{GT} = V_{GS} - V_T$

$$\Rightarrow V_{DSat} = \kappa(V_{GT}) V_{GT} \quad \xi_c = 2v_{sat} / \mu_n$$

$$\because \kappa(V_{GT}) < 1 \quad \therefore V_{DSat} < V_{GT} = V_{DSAT \text{ 长沟}}$$

$V_{DSat}$  是短沟器件速度饱和和电阻区电流方程的临界  $V_{DS}$  值(拟合参数), 它小于沟道夹断情况对应的饱和电压。

# 长沟器件与短沟器件的 $I_D$ - $V_{DS}$ 特性



# 饱和电流 vs. $V_{GT}$

$$\begin{aligned} I_D &= v_{sat} C_{ox} W (V_{GT} - V_{DSat}) = v_{sat} C_{ox} W (V_{GT} - \kappa(V_{GT}) V_{GT}) \\ &= v_{sat} C_{ox} W \frac{V_{GT}^2}{V_{GT} + \xi_c L} \end{aligned}$$

$$\xi_c L \gg V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx \frac{V_{GT}^2}{\xi_c L} = \frac{\mu_n}{2v_{sat}} \frac{V_{GT}^2}{L},$$


$$I_{DSAT} = \frac{1}{2} \frac{W}{L} C_{ox} \mu_n V_{GT}^2;$$

长沟，二次关系


$$\xi_c L \ll V_{GT}, \frac{V_{GT}^2}{V_{GT} + \xi_c L} \approx V_{GT}, I_{DSAT} = v_{sat} C_{ox} W V_{GT}. \text{ 短沟，一次关系}$$

$$I_D - V_{GS}$$

$$(V_{DS} > V_{DSat})$$



长沟



短沟

# 速度饱和的简化模型


近似假设：1.速度突变

$$v = \mu_n \xi, \quad \text{若 } \xi \leq \xi_c$$

$$= v_{sat} = \mu_n \xi_c, \quad \text{若 } \xi \geq \xi_c$$

2.  $V_{DSAT}$  是一个常数：  $V_{DSAT} \approx L \xi_c = \frac{L v_{sat}}{\mu_n}$

(对于  $V_{GT}$  较大时是合理的) LX6



$$v_{sat} = 1 \cdot \frac{\mu_n V_{DSAT}}{L} = 1 \cdot \mu_n \xi_c$$

## 幻灯片 28

---

**LX6**

当 $V_{GT} \gg E_c L$ ,  $k(V_{GT})$ 近似与 $V_{GT}$ 成反比, 则根据P14的VDSAT公式, VDSAT近似是常数。

Li XY, 2016/9/18

# 简化后的电流公式

电阻区: 
$$I_{DS} = \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$$

速度饱和区: 
$$I_{DSAT} = I_D (V_{DS} = V_{DSAT})$$
 a5

$$\begin{aligned} &= \mu_n C_{OX} \frac{W}{L} [(V_{GS} - V_T)V_{DSAT} - \frac{V_{DSAT}^2}{2}] \\ &= v_{sat} C_{OX} W (V_{GT} - \frac{V_{DSAT}}{2}) \end{aligned}$$

**$I_{DSAT}$ - $V_{GT}$ 成线性关系**

## 幻灯片 29

---

a5

速度饱和时 $V_{DSAT}$ 是一个工艺决定的常数，而长沟器件中的饱和电压是 $V_{GT}$ 。

adm, 2012/9/16

# MOS管的原理与一阶模型

🌿 MOS晶体管原理和阈值电压

🌿 速度饱和

🌿 沟道长度调制效应


🌿 手工分析模型

# 沟道长度调制效应


当 $V_{DS}$ 上升时, 夹断点向源端移动 (速度饱和时,  $V_{DS}$ 增大会引起处于临界电场的点向源端移动, 所以速度饱和情况下也存在类似效应。)

$$I_D = \frac{k'_n}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

$\lambda$ ——沟道长度调制系数



# 短沟器件的电流-电压关系




因为迁移率退化使电流进入饱和。

线性关系

# MOS管的原理与一阶模型

- ❖ MOS晶体管原理和阈值电压
- ❖ 速度饱和
- ❖ 沟道长度调制效应
- ❖ 手工分析模型

# 统一（手工）计算模型



$$I_D = 0 \text{ for } V_{GT} \leq 0$$


$$I_D = k' \frac{W}{L} \left( V_{GT} V_{min} - \frac{V_{min}^2}{2} \right) (1 + \lambda V_{DS}) \text{ for } V_{GT} \geq 0$$

$$\text{with } V_{min} = \min(V_{GT}, V_{DS}, V_{DSAT}),$$

$$V_{GT} = V_{GS} - V_T,$$

$$\text{and } V_T = V_{T0} + \gamma (\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|-2\phi_F|})$$

# 简单模型和精确模型



# $\alpha$ 指数律模型 ( $\alpha$ -Power Model)

速度饱和指数

饱和电流公式:  $I_{DSAT} = K_S \frac{W}{L} (V_{GS} - V_T)^\alpha$

根据测量的标准数据设置 $K_S$ 和 $\alpha$


0.13 $\mu$ m工艺的 $\alpha=1.25$ , 随着工艺等比例缩小 $\alpha \rightarrow 1$

线性区公式:  $I_{DS} = K_L \frac{W}{L} (V_{GS} - V_T) V_{DS}$

连续性条件:  $I_{DS} \big|_{V_{DS}=V_{DSAT}} = K_S \frac{W}{L} (V_{GS} - V_T)^\alpha = K_L \frac{W}{L} (V_{GS} - V_T) V_{DSAT}$

$$\Rightarrow V_{DSAT} = \frac{K_S}{K_L} (V_{GS} - V_T)^{\alpha-1}$$

# $\alpha$ 律I-V曲线




- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

## 第二章

# MOS场效应晶体管

# MOS管电容模型



$$C_{GS} = C_{GCS} + C_{GSO};$$

$$C_{GD} = C_{GCD} + C_{GDO};$$


$$C_{GB} = C_{GCB};$$

$$C_{SB} = C_{Sdiff}; C_{DB} = C_{Ddiff}$$


MOS本征电容=  $C_{ox}WL$   
对应栅极和衬底 (B) 或沟  
道 (C) 之间的电容。

# 栅电容


$$C_{GC} = C_{GCB} + C_{GCS} + C_{GCD}$$



截止




电阻区




饱和区

| Operation Region | $C_{GCB}$        | $C_{GCS}$             | $C_{GCD}$          |
|------------------|------------------|-----------------------|--------------------|
| Cutoff           | $C_{ox}WL_{eff}$ | 0                     | 0                  |
| Triode           | 0                | $C_{ox}WL_{eff}/2$    | $C_{ox}WL_{eff}/2$ |
| Saturation       | 0                | $(2/3)C_{ox}WL_{eff}$ | 0                  |

# 栅电容




栅电容与 $V_{GS}$ 的关系  
( $V_{DS} = 0$ )



漏端夹断  
栅电容与饱和度的关系  
(晶体管导通)

栅电容与 $V_{GS}$ 和 $V_{DS}$ 都有关。

# 栅-源/漏耦合电容




交叠电容  $C_{overlap}$  :

$$C_{GSO} = C_{GDO} = C_{ox}x_dW + C_fW = C_oW$$

—— $C_f$ 是单位栅宽度对应的边缘电容， $C_o$ 是单位栅宽度对应的耦合电容值，以交叠(overlap)电容为主。

- $x_d$ 不能随着L缩小而缩小，因此寄生电容随着特征尺寸缩小而增大；
- 纳米工艺下，边缘电容所占比重增加  
两种耦合电容都是线性电容


# pn结电容



$$\begin{aligned} C_{diff} &= C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETER \\ &= C_j L_S W + C_{jsw} (2L_S + W) \end{aligned}$$

# pn结电容

非线性



底板电容是突变结；  
侧壁电容是线性结。

衬底反偏，扩散  
电容减小。

STI隔离工艺中的  
侧壁电容很小，  
此时扩散电容以  
底板电容为主。

$C_{j0}$ : 零偏置电容

$m$ : 梯度系数

$\phi_0$ : 内建电势

$$C_j = \frac{C_{j0}}{(1 - V_D / \phi_0)^m}$$

$m = 0.5$ : abrupt junction  
 $m = 0.33$ : linear junction

# 小结：MOSFET的电容模型


$$C_{GS} = C_{GCS} + C_{GSO}$$

$$C_{GD} = C_{GCD} + C_{GDO}$$

$$C_{GB} = C_{ox}WL \text{ (截止区)}$$

$$C_{sb} = C_{jbs} \times \text{源区面积} + C_{jsw} \times \text{源区周长}$$

$$C_{db} = C_{jbs} \times \text{漏区面积} + C_{jsw} \times \text{漏区周长}$$



MOS管的绝大部分电容都是非线性电容，只有交叠电容和电压无关。这些电容都和 $W$ 成正比（侧壁电容虽然不严格地和 $W$ 呈正比关系，但是STI工艺下，其在总电容中比重很小）

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

## 第二章

# MOS场效应晶体管

# 纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

# 有源区耗尽的影响

## ❖ 电荷共享

栅下的部分区域电荷已被D-B pn结的电场所耗尽


$$|Q_B| \downarrow \quad V_{T0} \downarrow$$

## ❖ 短沟效应:

L减小, MOS效应影响的区域所占比例变小

$$V_{T0} \downarrow$$


达到强反型条件时由纵向电场感应形成的实际耗尽区电荷量( $Q_{B0}$ )比一阶估计得要小。




# 漏端感应势垒降低 (Drain-Induced Barrier Lowering, DIBL)

增加 $V_{DS}$  会扩大漏端耗尽区，导致 $V_{T0}$ 下降

$$V_{T0}' = V_{T0} - \eta V_{DS}$$



漏端电压降低源端势垒




纳米工艺采用halo掺杂减小耗尽区宽度

发生源漏穿通 (punch-through)


源漏区短路，发射流加大并以扩散形式到达漏端，不受栅压控制 a16

- a16** 扩散电流密度由载流子的密度梯度决定的，与电场强度无关，所以不受栅电压控制。耗尽区内的载流子以扩散形式流动。  
adm, 2012/9/16
- a17** halo注入是在漏区周围的沟道区域加大掺杂浓度，可以减小沟道一侧的耗尽层厚度从而抑制阈值滚降及穿通这样的短沟效应。  
adm, 2013/9/21
- LX7** 当漏端耗尽区距离源端足够近的时候，需要考虑沿沟道方向的横向电场分布，此时漏端的耗尽区已经可以延伸到源端的势垒区，源-漏之间产生耦合。当漏端电压升高(图中沿箭头方向向下表示电压升高)，引起的变化叠加到源端的电势上，势垒区电势会随之降低，这种漏端电场感应引起源端势垒降低的现象被称为“漏致势垒降低(Drain Induced Barrier Lowering, DIBL)”。  
Li XY, 2021/9/13

# 阈值电压变化




阈值与沟道的关系 ( $V_{DS}$  较低时)



漏端感应势垒降低 (Drain-induced barrier lowering)  
( $L$  较短时)

# 反窄沟效应

- ❖ W接近最小宽度时栅电压必须维持额外的场区的耗尽电<sup>a6</sup>荷
- ❖ 采用浅沟槽隔离技术时，隔离顶部的锐角使得拐角处的边缘电场导致电场强度增大，会发生反窄沟效应—— $V_T$ 降低



a6

由于边缘场的影响，沟道区耗尽层在沟道宽度两侧向场区有一定的扩张。


adm, 2012/9/16

# 纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

# 亚阈值漏电流

$V_{GS} < V_T$ ,  $I_D \neq 0$  (弱反型)



$$I_D \sim I_0 \frac{W}{L} e^{\frac{qV_{GS}}{nkT}} = I_0 \frac{W}{L} 10^{\frac{V_{GS}}{S}}$$

$I_0$  是经验参数,  $kT/q$  是热电压

斜率系数  $S$ :

表明电流下降10倍  $V_{GS}$  的变化量

$$S = n \left( \frac{kT}{q} \right) \ln(10)$$

$S$  的典型值:


60 .. 100 mV/decade

LX5

理想器件应该有更小的S—— $V_{gs}$ 小于 $V_T$ 时电流能够随着 $V_{gs}$ 下降迅速减小到0.

Li XY, 2015/10/1

# 亚阈值栅耦合系数



$$C_D = \frac{\epsilon_{si}}{t_{si}}$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$\frac{C_D}{C_{ox}} = n - 1$$


$n$ : 亚阈值栅耦合系数,  $C_D$ 与 $V_{BS}$ 有关, 典型值1.2~1.5

# 亚阈值电流公式

$$I_D = I_0 e^{\frac{V_{GS} - V_T}{nkT/q}} \left( 1 - e^{-\frac{V_{DS}}{kT/q}} \right)$$

$$I_0 \propto k' \frac{W}{L}$$

亚阈值漏电流~ $V_{DS}$



- 亚阈值电流随过驱动电压升高指数增加
- 亚阈值电流随 $V_{DS}$ 增大而增加( $V_{DS}=0$ 时电流=0)

# 栅极感应漏端漏电 ( Gate-Induced Drain Leakage , GIDL)


❖ 原因： $V_{GS} \leq 0$  且漏端电位较高

栅极和漏极之间的强电场引起价电子隧穿到导带（表面带-带隧穿）流入漏极终端，产生的空穴流入衬底。（D-B电流）


❖ 影响因素

- $I_d$  随  $t_{ox}$  减小而增大,
- $I_d$  随  $V_{dg}$  升高而增大

一般在  $pA/\mu m$  量级



(a)横截面图




(b)能带图

# 栅氧漏电流

原理：隧穿效应引起载流子通过绝缘层形成栅和沟道间电流。

导通状态整个沟道面积都存在泄漏电流，关断状态时，只有栅-源和/或栅-漏覆盖区才有。

PMOS大约比相应的NMOS的栅氧泄漏电流小一个数量级。



$$I_{\text{gate}} = WA \left( \frac{V_{DD}}{t_{ox}} \right)^2 e^{-B \frac{t_{ox}}{V_{DD}}}$$

A,B为工艺常数

# pn结漏电流


## 反偏pn结反向电流

$$I_{DI} = J_s A \left( e^{\frac{V_{BD}}{kT/q}} - 1 \right)$$

A: 结面积


与漏区的面积、周长有关

$$J_s \sim 0.1 - 0.01 \text{ fA}/\mu\text{m}^2$$



# PN结漏电（续）


## ❖ 反偏pn结带带隧穿漏电 (Band-To-Band-Tunneling, BTBT Leakage)



纳米工艺中，p型halo注入的价带电子直接隧穿到n型漏端的导带——称为次表面带-带隧穿（sub-surface band-to-band tunneling, BTBT）。这是高反向电场时的反偏结泄漏电流的主要来源。

（《Nanometer CMOS ICs From Basics to ASICs, p41》）

# 漏电流成分(小结)



纳米工艺下静态功耗的主要来源:

## Subthreshold leakage

$$I_{\text{sub}} = I_0 \exp^{q \frac{V_{\text{gs}} - V_{\text{th}}}{nkT}} \cdot \left( 1 - \exp^{q \frac{-V_{\text{ds}}}{kT}} \right)$$

$$I_0 \approx k_n \left( \frac{kT}{q} \right)^2 e^{1.8} \quad k_n = \mu C_{\text{ox}} \frac{W}{L}$$

## Gate Leakage

$$I_{\text{gate}} = WA \left( \frac{V_{DD}}{t_{\text{ox}}} \right)^2 e^{-B \frac{t_{\text{ox}}}{V_{DD}}}$$

## Reverse Biased Junction Leakage

$$I_{\text{reverse}} = A \cdot J_S \left( e^{\frac{qV_{\text{app}}}{kT}} - 1 \right)$$


# NMOS管电流 $I_{DS}$ 和 $V_{GS}$ 的关系

当 $V_{GS} < 0$ 时，亚阈值泄漏电流变得很小，GIDL电流随着栅电压的进一步降低而快速上升，成为主要分量

(1) 将栅电压降到很低的电位并不会减小总的泄漏电流；

(2) 改变 $V_{GS}$ 所能获得的最小电流由GIDL决定。

(3) 图中两条曲线之间的差异反映了DIBL效应的影响， $V_{DS}$  增加会引起更大的亚阈值电流。




65nm工艺的NMOS管在70°C结温下 $V_{DS}$ 分别等于0.1V和1V时的 $I_{DS}$ - $V_{GS}$ 的关系曲线

# 纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

# 影响迁移率的因素

- ❖ 随掺杂浓度增加而减小
- ❖ 随温度增加而减小
- ❖ 随沟道纵向、横向电场增加而减小
  - 迁移率的纵向电场退化
  - 迁移率的横向电场退化（速度饱和）
- ❖ 应力：张力增加电子迁移率，压力增加空穴迁移率。



# 纵向电场引起的迁移率退化

- 纵向电场增大，反型层中的载流子的表面散射增加，迁移率减退。
- 短沟器件的栅氧厚度减小，沟道中的垂直电场变大
- 综合考虑纵向电场效应和横向电场效应的迁移率表达式

$$\mu_e = \frac{\mu_0}{1 + \theta_1(V_{gs} - V_T) + \theta_2(\sqrt{V_{sb} + 2\phi_F} - \sqrt{2\phi_F})(1 + \theta_3 V_{ds})}$$
$$\theta_3 = \frac{1}{L\xi_c} \quad \theta_1, \theta_2 \text{ 是工艺系数}$$

# 纳米工艺MOS管的二阶效应

- 阈值电压变化
- 漏电流
- 迁移率退化
- 温度对器件特性的影响

# 温度对迁移率的影响

🔥 迁移率随温度升高而降低

$$\mu(T) = \mu(T_r) \left( \frac{T}{T_r} \right)^{-k_\mu}$$

$$k_\mu = 1.2 - 2.0$$

$T_r$ 是室温

# 阈值电压随温度的变化

## ❖ 阈值电压随温度升高而降低

- 功函数和费米电势都与温度有关

$$V_T(T) = V_T(T_r) - k_{vt}(T - T_r)$$

$$k_{vt} = 0.5 \sim 3.0 mV / K$$

# 电流的温度特性

## 饱和电流

- 把迁移率和阈值电压关于温度的关系式代入电流方程：

$$I_{DS}(T) = \mu_{nr} \left( \frac{T}{T_r} \right)^{-k_\mu} C_{ox} \frac{W}{L} \left[ V_{GS} - V_{Tr} + k_{vt} (T - T_r) - \frac{1}{2} V_{DSAT} \right] V_{DSAT}$$

- 求导得  $\frac{dI_{DS}}{dT} < 0$

这一项的影响更大

## 亚阈值漏电流



$$I_D = I_0 e^{\frac{V_{GS} - V_T(T_r) + k_{vt}(T - T_r)}{nkT/q}} \left( 1 - e^{-\frac{V_{DS}}{kT/q}} \right) = I_0 e^{\frac{(V_{GS} - V_T(T_r))/T + k_{vt} - k_{vt}T_r/T}{nk/q}} \left( 1 - e^{-\frac{V_{DS}}{kT/q}} \right) \quad \text{LX8}$$

**LX8**

亚阈值条件下 $V_{GS}-V_T$ 和 $-kvtTr$ 都是负值，因此当 $T$ 增大时，第一个指数项的值变大

Li XY, 2021/9/13

# 电流随温度的变化



导通时的电流随温度升高下降；截止时的漏电流随温度升高增加。

- MOS管的原理与一阶模型
- MOS管的动态特性
- 纳米工艺MOS管的二阶效应
- 3D晶体管

## 第二章

# MOS场效应晶体管

# 3D晶体管

## FinFET的结构




## FinFET电路设计的新问题

## 新型器件

# 平面工艺的困境


- ❖ 短沟效应，阈值电压会进一步下降，造成亚阈值泄漏电流增加，而且阈值电压和关断电流对 $L$ 更加敏感；
- ❖ DIBL效应，沟道电流还受到横向电场的影响，一方面会增加泄漏电流，另一方面会增加阈值电压的变异性；
- ❖ 为了维持栅电压对沟道电流控制的高灵敏度，必须增大 $C_{ox}$ ——使氧化层变薄，但随之引起了更严重的栅极泄漏电流和GIDL；
- ❖ 为了抑制短沟效应，采用halo掺杂，但又造成了pn结BTBT电流的增加；
- ❖ 沟道区的容积已经变得很小，少量杂质原子数量的涨落都会引起掺杂浓度的大幅波动。
- 14nm、10nm、7nm、5nm主流工艺都采用了鳍型场效应管

# FinFET结构




## 立体 (3D) 结构晶体管

# FinFET原理



(c)横截面图




(d)沟道分布情况

栅极对沟道的控制力更强。在平面晶体管中，栅极的作用无法影响远离栅极的泄漏通道；**而在FinFET中，体的三面被栅极包围，当鳍的厚度足够薄的时候，整个鳍全部受到栅极的控制。**

# FinFET结构的优点

- ✚ 向上突起使得单位面积内的晶体管W增大
- ✚ 沟道与衬底间的接触面积减小，减弱了衬底相关的寄生效应
  - 漏电流减小
  - DIBL效应减小
  - 接近理想的S—n更小<sup>LX3</sup>
- ✚ 减弱了短沟效应
- ✚ 沟道控制能力更强
- ✚ 沟道区只需要进行轻掺杂 $\mu$ 更高。

$$\frac{I_{on}}{I_{off}} \text{ 增大}$$



LX3

$C_D/Cox$  变小,  $n=1+C_D/Cox$   
Li XY, 2015/8/27

# FinFET的等比例缩小

## 7nm工艺

- 有效沟道饱和（16nm）  
——不随版图沟道长度减小而减小
- 更窄的鳍宽：减小fin pitch
- 更高的鳍高：同样面积有更大的W，可以减少鳍的数量



© 2017 Synopsys, Inc. 6

# 3D晶体管



🌿 FinFET的结构

🌿 FinFET电路设计的新问题

🌿 新型器件

# FinFET的设计挑战

- ❗ 量子化的晶体管尺寸（ $W$ ）：只能通过并联多个鳍增大 $W$
- ❗ 栅电容（ $C_{gd}$ ）大——动态功耗增大（随着fin pitch减小而增大）
- ❗ 版图设计的变化：
  - Metal1只能平行于栅的方向走线。
  - Fin和多晶硅走向固定
- ❗ 加速自热效应，会产生热失控——立体结构、集成度提高，不利于芯片温度的控制




**LX10**

自热效应导致结温上升，过高的结温又引起电流泄漏增加，然后产生更多热量

Li XY, 2022/9/17


# FinFET单元电路版图示例




# 栅包围晶体管

## 基于纳米线(nanowire)的围栅晶体管 (Gate-All-Around FET, **GAA-FET**)

- 沟道可以被更好地控制  
**三星和台积电用于其2nm节点**




(a)



(b)

### The Ideal MOS Transistor



全包围金属栅

高k栅绝缘层


能带工程半导体

被完全包裹、  
全耗尽的半导  
体

低电阻的源漏  
极


# 纳米片晶体管

## 🔬 纳米片(nanosheet)



可以提供连续可调的器件尺寸

# 集成电路工艺和器件进展



2024年4月24日，台积电首度公开了台积电**A16（1.6nm）**技术，结合纳米片晶体管及背面供电（**backside power rail**），预计于**2026**年量产。

# 器件微型化方式的变迁

几何等比例缩小  
(Geometrical  
Scaling)  
1975-2002

- 水平和垂直物理尺度等比例缩小带来性能提升，平面晶体管

**摩尔定律：半导体工艺将在每18-24个月更新一代。**

等效等比例缩小  
(Equivalent  
Scaling)  
2003-2024

- 水平物理尺度缩小并引入新材料和物理效应、新的垂直结构来维持性能的等效提升，平面晶体管

3D功耗等比例  
缩小(3D Power  
Scaling)  
2025-2040

- 垂直结构，异质集成，带来功耗降低

# 总结

## 🌿 MOS管的手工分析模型

- 电阻区、饱和区、速度饱和区、亚阈值区
- MOS电容：组成、影响因素（ $W$ ,  $L$ , 图形, 工作区,  $V_{GS}$ ,  $V_{DS}$ ）

## 🌿 影响MOS管阈值的效应：

- $V_T$ （ $V_{BS}$ ,  $V_{DS}$ ,  $W$ ,  $L$ ,  $T$ ）

## 🌿 影响迁移率的因素：

- 横向电场（ $V_{DS}$ ）、纵向电场（ $V_{GS}$ ）、温度、应力

# 总结（续）

## ❖ 漏电流效应

- 亚阈值、漏端漏电（pn结漏电，BT-BT，GIDL）、栅漏电流（隧穿电流）、.....

## ❖ 寄生电容：

- 沟道电容、交叠电容、扩散电容

## ❖ FinFET器件有更高的 $I_{on}/I_{off}$ 。

## ❖ GAA，更高栅控制力

## ❖ 未来：PMOS和NMOS 3D堆叠